FPGA設(shè)計(jì)與驗(yàn)證
|
培訓(xùn)大綱 |
|
|
一、FPGA設(shè)計(jì)與驗(yàn)證流程
1.FPGA設(shè)計(jì)方法學(xué)和工程管理
2.FPGA基本結(jié)構(gòu)和原理
3.時(shí)序分析基礎(chǔ)
4.同步電路設(shè)計(jì)基礎(chǔ)
二、FPGA軟件編碼規(guī)范 1.為什么要講究編碼規(guī)則
2.Verilog的編碼規(guī)則
3.例類化規(guī)則
4.結(jié)構(gòu)設(shè)計(jì)類規(guī)則
5.敏感列表類規(guī)則
6.聲明命名定義類規(guī)則
7.運(yùn)算賦值類規(guī)則
8.時(shí)鐘規(guī)則
9.循環(huán)控制規(guī)則
10.復(fù)位和初始化規(guī)則
11.同步復(fù)位和異步復(fù)位原則
12.同步采樣原則
13.狀態(tài)機(jī)規(guī)則
14.注釋、編碼規(guī)則
三、編碼規(guī)則檢查工具
Vsync 編碼規(guī)則檢查工具介紹
|
四、仿真測(cè)試技術(shù)
1.數(shù)字系統(tǒng)功能驗(yàn)證基本概念
2.達(dá)到驗(yàn)證目標(biāo)的過程
3.仿真模型的構(gòu)建
4.UVM驗(yàn)證平臺(tái)架構(gòu)
5.UVM Config_db方法
6.UVM Phase機(jī)制
7.UVM objection機(jī)制
8.UVM的各個(gè)組件
9.UVM各個(gè)組件的連接
五、基于覆蓋率驅(qū)動(dòng)的驗(yàn)證技術(shù)
1.覆蓋率類型：代碼覆蓋率和功能覆蓋率
2.SV中的功能覆蓋率建模
3.測(cè)試激勵(lì)Testbench編制方法
|
課程咨詢請(qǐng)掃描二維碼
